• 内容讲解

组合逻辑控制器包括硬连线控制器与门阵列控制器两种。

1.硬连线控制器

硬连线(Hard-wired)控制器是早期设计计算机控制器的一种方法。这种方法是把控制部件看作为产生专门固定时序控制信号的逻辑电路,而此逻辑电路以使用最少门电路和取得最高操作速度为设计目标。这种逻辑电路是一种由门电路和触发器构成的复杂逻辑网络。一旦控制部件构成后,除非重新设计和物理上对它重新连线,否则要想增加新的控制功能是不可能的。

硬连线控制器主要由组合逻辑网络、指令寄存器和指令译码器、时序发生器等部分组成,如图5-13所示。其中,组合逻辑网络产生计算机所需的全部操作命令,是控制器的核心。

513.gif

组合逻辑网络的输入信号有三个来源:⑴来自指令译码器的输出I;⑵来自执行部件的反馈信息B;⑶来自时序发生器的时序信号T。组合逻辑网络的输出信号就是微操作控制信号C,它用来对执行部件的操作进行控制。

因此,组合逻辑网络输出的微操作控制信号C,就是以上输入信号的逻辑函数,即:

硬连线控制器的设计步骤如下:首先根据各条指令的功能要求,按照给出的数据通路,编写每条指令的操作流程;然后根据全部指令的操作流程,并与适当的时序信号相结合,写出每个微操作控制信号的逻辑表达式,并进行化简;最后按此逻辑表达式,用与门、或门和非门等逻辑门电路及触发器来产生微操作控制信号。

2.门阵列控制器

由大量的与门、或门阵列等电路构成的器件,称为门阵列(Gate Array)器件。典型代表产品包括:可编程逻辑阵列(Programmable Logic Array,PLA)、可编程阵列逻辑(Programmable Array Logic,PAL)、通用阵列逻辑(Generic Array Logic,GAL)等。

用门阵列器件设计的操作控制器,称为门阵列控制器,其工作原理与硬连线控制器基本相同,但门阵列控制器用门阵列器件代替硬连线控制器中的组合逻辑网络。

用门阵列实现微操作信号发生器时,把操作码、时序信号和状态条件作为门阵列的输入,按一定的“与”、“或”关系编排后,其输出便是微操作控制信号。

显然,门阵列控制器也是一种组合逻辑控制器,但是与常规的硬连线控制器不同,它是可编程的,并且不需要把一系列门电路和触发器通过硬连线组织起来。

门阵列控制器的设计步骤如下:首先根据各条指令的功能要求,按照给出的数据通路,编写每条指令的操作流程;然后根据全部指令的操作流程,并与适当的时序信号相结合,写出每个微操作控制信号的逻辑表达式,并进行化简;最后按此逻辑表达式,用门阵列器件来产生微操作控制信号。

3.组合逻辑控制的特点

组合逻辑控制方法包括硬连线方法与门阵列方法两种。

硬连线方法是分立元件时代的产物,采用这种方法的一项重要指标是尽量减少所用的逻辑门数目,以降低成本。但这样造成控制器结构不规整,各种操作控制信号以明显的随机形式散布在整个计算机中,不便于维修,可靠性低,并且造价高。

而门阵列方法则是用大规模集成电路来实现上述随机逻辑,从而克服了前者的缺点。

组合逻辑控制的特点如下:

(1)组合逻辑控制的设计和调试均非常复杂,且代价很大。

(2)与微程序控制相比,组合逻辑控制的速度较快,其速度主要取决于逻辑电路的延迟。

因此,尽管微程序控制技术已经在现代计算机设计中被广泛采用,但是近年来在某些新型的超高速计算机结构中,又重新选用了组合逻辑控制器,或与微程序控制器混合使用。