• 模块作业3

作业内容:

1. 为了使CPU不至因为等待存储器读写操作的完成而无事可做,可以采取哪些加速CPU和存储器之间有效传输的特殊措施?

2 多模块交叉存储器是如何加速CPU和存储器之间的有效传输的?

3. 设有一个具有20位地址和32位字长的存储器,问:
(1)该存储器能存储多少个字节的信息?
(2)如果存储器由512K x 8位SRAM芯片组成,需要多少片?
(3)需要多少位地址作芯片选择?为什么?

4. CPU执行一段程序时,Cache完成存取的次数为2000次,主存完成存取的次数为180次,已知Cache存储周期为40ns,主存存储周期为250ns,求Cache的命中率、Cache-主存系统的效率和平均访问时间。

5. 主存容量为256MB,虚存容量为2GB,则虚拟地址和物理地址各为多少位?如页面大小为4KB,则页表长度是多少?

6. 假设主存只有a,b,c三个页框,组成a进c出的FIFO队列,进程访问页面的序列是0,2,5,4,5,2,5,2,3,5,2,4号。用列表法求采用FIFO+LRU替换策略时的命中率。

 

作业答案:

http://share.onlinesjtu.com/mod/resource/view.php?id=835